



발행일 2026년 6월 30일

발행인 정동윤 센터장

발행처 반도체소부장기술센터

주요소식

- 공정 지원 대표 사례
- 내 칩(My Chip) 무료 제작 서비스
- 대한전자공학회 하계종합학술대회
- 학생 주도형 반도체 교육 커뮤니티
- 반도체실험실 12년 무사고 운영
- 제2회 내 칩(My Chip) 경진대회

공정 지원
대표 사례


- (ETRI) 산화물 반도체 기반 캐패시터 없는 차세대 DRAM 기술개발

(ETRI) 산화물 반도체 기반 캐패시터 없는 차세대 DRAM 기술 개발

한국전자통신연구원(ETRI)은 최근 기존 DRAM의 구조적 한계를 극복할 수 있는 산화물 반도체 기반 캐패시터리스 DRAM 기술을 개발하였다. 이번 연구에서는 알루미늄이 첨가된 인듐-주석-아연 산화물 기반 트랜지스터와 아산화질소 플라스마 공정을 적용하여, 별도의 캐패시터 없이 2개의 트랜지스터만으로 데이터를 저장하는 2T0C DRAM 구조를 구현하였다. 연구진은 산화물 반도체 내부 결함을 정밀하게 제어하고 데이터 판독 트랜지스터의 채널 구조를 최적화함으로써 1000초 이상 데이터 유지 특성을 확보하였으며, 데이터 '0'과 '1'을 구분하는 메모리 윈도우를 약 13배 향상시켰다. 이번 성과는 산화물 반도체 기술이 디스플레이 분야를 넘어 차세대 저전력·고집적 메모리 소자로 확장될 수 있음을 제시한 것으로, 향후 3차원 집적 메모리, 저전력 컴퓨팅 및 AI 반도체 분야에 활용될 것으로 기대되며, 국제 학술지 Advanced Science의 26년 3월 3일자 온라인판에 게재되었다.

(<https://doi.org/10.1002/advs.202523540>)

Ref: Advanced Science
2026, 13:e23540



- (IBS) 국내 제작 실리콘 검출기로 확장되는 RAON 희귀핵 연구


(IBS) 국내 제작 실리콘 검출기로 확장되는 RAON 희귀핵 연구

기초과학연구원(IBS)은 한국형 중이온가속기 RAON을 활용한 첫 물리 연구 성과를 국제학술지 『Results in Physics』에 게재하며 국내 희귀핵 연구의 본격적인 출발을 알렸다. 이번 성과는 RAON의 안정적인 빔 제공과 IBS 희귀핵연구단의 자체 검출기 개발 및 데이터 분석·해석 역량이 결합된 결과로 평가된다.


IBS 연구진은 입자의 에너지와 위치를 정밀하게 측정하기 위해 대면적 Silicon Quadrant Detector와 단면형 Silicon Strip Detector를 설계하였다. 또한 해외 펌을 이용할 경우 발생하는 높은 제작 비용과 제한적인 설계 자유도를 극복하고자 ETRI 반도체 공정 인프라를 활용하여 검출기를 제작하였다.

제작된 검출기는 RAON 가속기 하전입자 측정 실험장치 (ELARK 실리콘 검출기)에 적용되어 산란된 양성자의 각도와 에너지를 정밀 측정하는데 활용되었다. 이번 사례는 국내 반도체 공정 인프라를 기반으로 연구 목적에 특화된 검출기를 독자적으로 제작하고 실제 빔 실험에 적용한 성과로, 향후 희귀핵 연구와 방사선·입자 검출 분야의 핵심 기술 국산화에 기여할 것으로 기대된다.


<http://www.nobelscience.net/news/articleView.html?idxno=2573>



Silicon Quadrant Detector




Silicon Strip Detector



RAON 하전입자 측정 실험장치 (ELARK 실리콘 배열 검출기)

내 칩(My Chip) 무료 제작 서비스… 정책·교육·산업을 잇는 반도체 인재양성

반도체 설계 인력양성을 위해 학생들이 직접 설계한 회로를 실제 반도체 칩으로 제작·제공하는 「내 칩(My Chip) 제작 서비스」가 2026년에도 활발히 운영되고 있다. 2025년 4차 내 칩 제작 서비스를 통해 제작된 칩은 참여 학생들에게 배포가 완료되었으며, 학생들은 자신이 설계한 회로의 전기적 특성과 동작 결과를 직접 측정·검증하고 있다. 2026년 1차 MPW는 6월 웨이퍼 제작을 완료하고, 웨이퍼 평가 중에 있으며, 패키지 조립이 완료되면 참여 학생들에게 순차적으로 제공할 계획이다. 또한 2026년 2차 내 칩 제작 서비스에는 총 45개 팀, 111명의 학생이 신청하여 현재 웨이퍼 제작이 진행 중이며, 2026년 3차 서비스는 9월 7일까지 신청을 접수하고 있다.



오는 11월 27일 대한전자공학회 추계학술대회와 연계하여 「2026년도 제2회 내 칩(My Chip) 경진대회」가 개최될 예정이다. 경진대회는 학생들이 내 칩 제작 서비스를 통해 직접 설계·제작한 반도체 칩의 아이디어와 측정·검증 결과를 발표하고 공유하는 자리로 마련된다. 특히 올해는 반도체 설계 플랫폼 전문기업 세미파이버의 후원이 더해져, 공공 연구인프라 기반의 대학 설계교육이 산업계와 연결되는 협력의 장으로 확대될 전망이다. 시상 규모는 대상 부총리 겸 과학기술정보통신부 장관상 2점을 비롯해 우수상 12점 등 총 14점이다. 경진대회 주요 내용은 본 호 4면 브로셔에서 확인할 수 있으며, 세부 사항은 7월 중 모아팜 및 대한전자공학회 홈페이지에 게시될 예정이다.
<https://www.moafab.kr/> <https://conf.theieie.org/2026f/>


대한전자공학회 하계종합학술대회, 특별세션 및 기술전시 홍보

2026년 6월 23일부터 26일까지 롯데호텔 제주에서 개최된 대한전자공학회 하계종합학술대회에서 「과기정통부 반도체 정책 및 내 칩(My chip) 서비스 특별세션」이 진행되었다. 특별세션은 과기정통부 원천기술과의 반도체 연구개발 정책 및 향후 추진 방향에 대한 발표로 시작되었으며, 이를 통해 국내 반도체 기술 경쟁력 확보와 전문인력 양성을 위한 정부의 정책 방향을 공유하였다. 이어 내 칩 제작 서비스 소개 및 추진 현황 발표가 진행되었고, 내 칩 제작 서비스를 대학의 반도체 설계 교과과정과 프로젝트 수업에 직접 활용하고 있는 김규태 교수(고려대), 남재원 교수(서울과기대), 오동렬 교수(제주대)가 초청강연자로 참여하여 학생 설계교육 운영 사례, 실제 칩 제작 및 측정 결과, 교육·연구성과로의 연계 사례를 소개하였다. 세션 마지막에는 대한전자공학회 회장이 내 칩 제작 서비스 참여 학생들에게 수료증을 수여하며, 실제 칩 제작 경험을 바탕으로 설계 역량을 키워온 학생들의 성과를 격려했다. 이번 특별세션은 정부의 반도체 정책, 대학 교육 현장, 공공팩 제작 인프라를 연결하는 내 칩 제작 서비스의 역할을 공유하고, 공공 MPW 기반 실전형 설계교육의 성과와 확산 가능성을 확인하는 뜻깊은 자리였다.

ETRI 반도체소부장기술센터는 학술대회 기간 중, 전시부스를 운영하며 국방·우주항공 등 국가전략반도체 기술, 교육용 MPW 기반 내 칩 제작 서비스, 개방형 플랫폼으로서 산·학·연 반도체 지원 기술 등을 소개하고 홍보하였다.


내 칩(My Chip) 무료 제작 서비스

- 25-4차MPW칩배포
(32개팀, 학생84명)



25-4차 MPW 제작 웨이퍼

- 26-2차MPW신청마감
(45개팀, 학생111명)
- 26-3차MPW신청모집 중
(26년9월7일 마감예정)




- 제2회내 칩 경진대회, 첫번째 기업 후원, 세미파이버상 추가

대한전자공학회 하계종합학술대회

- 「과기정통부 반도체 정책 및 내 칩 서비스」 특별세션



- ETRI 반도체 기술 홍보



KUSEM

- (고려대)학생주도형반도체 교육커뮤니티



My chip 프로젝트

- ↳ 마이칩 공지사항 및 줌 영상
- ↳ Mychip 세미나
- ↳ 마이칩 중간보고
- ↳ 마이칩 질의응답
- ↳ Inverter 각자 설계
- ↳ Inverter 통합 설계
- ↳ 마이칩 제작 신청서
- ↳ 마이칩 결과보고서

(고려대) 'KUSEM 카페'로 확장되는 학생 주도형 반도체 교육 커뮤니티

고려대학교 반도체 동아리 KUSEM은 반도체 분야에 관심 있는 학생들이 선후배 간 지식과 경험을 나누고 함께 성장하기 위해 온라인 카페 'KUSEM Semiconductor'를 운영하고 있다. 해당 카페는 반도체 전공·진로 정보, 설계 실습, 프로젝트 참여, 세미나 및 교육 활동 안내 등 학생들이 반도체 분야를 보다 쉽게 접하고 학습할 수 있는 커뮤니티 공간으로 활용되고 있다. 특히 반도체를 진로로 고민하는 학생들이 서로의 경험을 공유하고, 전공 지식과 실전형 학습 정보를 함께 축적해 나간다는 점에서 학생 주도형 반도체 교육 플랫폼으로서 의미가 크다.

KUSEM 카페는 ETRI가 운영하는 공공팹 기반 '내 칩(My Chip) 제작 서비스'와도 연계되어, 학생들이 단순히 반도체 이론을 학습하는 데 그치지 않고 자신이 설계한 회로를 실제 칩으로 제작·검증하는 실전형 교육 경험으로 나아갈 수 있도록 돕고 있다. 카페를 통해 내 칩 제작 서비스 참여 정보, 설계 준비 과정, 제작 절차, 측정·검증 경험 등이 공유되면서, 학생들은 반도체 설계부터 제작, 평가까지 이어지는 전주기 과정을 보다 구체적으로 이해할 수 있다. 이는 공공팹 인프라가 대학 현장의 자발적 학습 커뮤니티와 결합하여 실질적인 교육 효과로 확산되고 있음을 보여준다.

이 사례는 ETRI가 구축한 '내 칩 제작 서비스'가 대학 교육 현장에서 실제 활용되고, 학생 커뮤니티를 통해 다시 확산되는 선순환 구조를 잘 보여준다. 반도체 교육은 이제 강의실 중심의 이론 교육을 넘어, 학생들이 직접 정보를 탐색하고 설계를 실습하며, 제작 경험과 결과를 공유하는 방식으로 변화하고 있다. 무엇보다 KUSEM 카페는 공공 인프라와 대학 교육, 학생 주도 커뮤니티가 연결될 때 반도체 설계교육의 저변이 더욱 넓어질 수 있음을 보여주는 의미 있는 사례이다. 이는 우리나라 반도체 미래 인재들이 설계 - 제작 - 검증 - 공유의 실전 경험을 통해 성장해 가는 긍정적인 변화라 할 수 있다.

12년 무사고 운영

- ETRI 반도체실험실 12년 무사고 운영 주역들



ETRI, (주)동우텍과의 협력으로 반도체실험실 12년 무사고 운영

한국전자통신연구원(ETRI) 반도체실험실은 연구원의 안전관리 체계와 더불어, 자체적으로 고압가스, 환경, 전기, 위험물 등 분야별 안전관리자 5명과 협력업체인 (주)동우텍 시설운영자 11명의 지속적인 노력과 협력을 바탕으로 12년 무사고 운영을 이어가고 있다. ETRI 반도체실험실은 특수가스실, 폐수처리장, 공조기계실, 약품저장소, 폐약품 창고 등 주요 위험시설을 24시간 모니터링하고 있으며, 정기·수시 안전점검을 통해 사고 예방 중심의 운영체계를 유지하고 있다. 가장 최근 사고는 2014년 3월 28일 질산용기 취급 중 발생한 1~2도의 경미한 화상 사고였으며, 이후 현재까지 무사고 운영을 지속하고 있다.

2025년에는 유해화학물질 배관, 수소 생산·저장·이송장치, 동력동 노후 냉동기 등 노후·위험시설 개선을 추진하였다. 또한 가스용기 전도방지조치 미실시 등 안전점검 지적사항을 100% 개선하고, 실험실 출입자 안전교육과 가스누출 비상 대응 시나리오 훈련을 실시하는 등 현장 안전관리 역량을 강화하였다.

이러한 안전관리 체계와 현장 운영 협력의 성과를 인정받아, ETRI 50주년 창립기념일 행사에서 (주)동우텍은 반도체실험실 무사고 운영 및 안정적인 연구환경 조성에 기여한 공로로 공로상을 수상하였다. 이는 복합 위험요인이 존재하는 반도체 연구시설에서 예방 중심의 시설 개선과 운영 인력 간 긴밀한 협업이 안전한 연구 인프라 운영의 핵심임을 보여주는 사례다.

Contact

- 문의처 : 박정현 행정실무원
- 이메일 : jh_park@etri.re.kr
- 연락처 : 042-860-0767




제2회

대한전자공학회 2026년 추계학술대회

내 칩 (My Chip) 경진대회



2026년 11월 27일(금) / 곤지암리조트 (경기도 광주)



반도체설계검증인프라활성화사업에서 '내 칩(My Chip) 제작 서비스'에 참여한 학부생 및 대학원생을 대상으로 'My Chip 경진대회'를 개최합니다. 이번 경진대회를 통하여 반도체 회로설계와 칩평가에 대한 성과 발표 및 기술 교류의 자리를 마련하고자 하며, 학생들의 많은 관심과 참여를 바랍니다.

- ◆ **공모주제** 반도체설계검증인프라활성화사업의 '내 칩(My Chip) 제작 서비스'를 통해 수행한 IC 설계 과정, 설계 내용과 MPW로 제작한 본인의 칩 평가 결과
※ Analog, Digital, Mixed-Signal 등 반도체 설계 및 평가 관련 전 분야
- ◆ **참가자격** '내 칩(My Chip) 제작 서비스'에 참여한 팀 (개인 또는 단체)
※ 경진대회 이전에 논문을 제출한 경우도 참여 가능 (단, 기수상자 제외)
- ◆ **참가방법** 대한전자공학회 2026년 추계학술대회 'My Chip 경진대회' 논문 및 심사용 파일 제출
- ◆ **진행일정** 논문제출마감: 2026년 10월 19일(월)
논문심사결과 통보: 2026년 11월 2일(월)
논문발표 심사 및 시상: 2026년 11월 27일(금), 대한전자공학회 추계학술대회장
※ 상세 일정 및 참가 방법은 추후 공고 예정
- ◆ **시상내역** 대상 2점: 부총리 겸 과학기술정보통신부 장관상 및 상금 (각 300만원)
우수상 12점: 한국연구재단 이사장상, 대한전자공학회 회장상, ETRI 원장상, 서울대 총장상, DGIST 총장상, 세미파이브상 및 상금 (각 150만원)
※ 포상규모는 참가인원 등 사정에 따라 변경될 수 있음.
- ◆ **문의안내** 대한전자공학회 사무국 (02-553-0255, 내선 6번)
한국전자통신연구원 '내 칩 제작 서비스' 담당자 (moseho@etri.re.kr, 042-860-5553)


주최



과학기술정보통신부



주관



대한전자공학회



한국전자통신연구원



서울대학교



대구경북과학기술원



국가나노프라임의체

후원



SEMI FIVE